Реклама:

BALE (Bus Address Latch Enable — разрешение защелкивания адреса) — сигнал стробирования адресных разрядов. Его отрицательный фронт соответствует действительности адреса на линиях SA0...SA19 и LA17...LA23. Может использоваться устройствами ввода/вывода для заблаговременной подготовки к предстоящему обмену информацией (применяется редко). Тип выходного каскада — ТТЛ.

-SBHE (System Bus High Enable — разрешение старшего байта) — определяет тип цикла передачи данных (8- или 16-разрядный). Вырабатывается параллельно с сигналами SA0...SA19 и может рассматриваться как дополнительный разряд адреса. Становится активным при передаче старшего

[Адреса

Назначение

oöQTf

Контроллер ПДП 1

 

Контроллер прерываний 1

0ö5f

Программируемый таймер

"Ö6Ö36F

Контроллер клавиатуры

070...07F

Часы реального времени

08Ö39F

Регистр страницы ПДП

TjÄÖTÖBF

Контроллер прерываний 2

OCOlÖDF

Контроллер ПДП 2

OF0...0FF

Математический сопроцессор

170...177

Накопитель на жестком диске (второй)

1F0...1f7

Накопитель на жестком диске (первый)

200...207

Игровой порт (джойстик)

278...27F

Параллельный порт LPT2

2C0...2DF

Адаптер EGA 2

2F8...2FF

Последовательный порт com2

30O...31f

Прототипные платы

320...32F

Накопитель на жестком диске XT

360...36F

Резервные адреса

370...377

Накопитель на гибком диске (второй)

378...37F

Параллельный порт LPT1

380...38F

Контроллер бисинхронного обмена sdlc2

3A0...3AF

Контроллер бисинхронного обмена sdlc1

3B0...3DF

Адаптер VGA

3B0...3BF

Адаптер монохромного дисплея MDA и

 

принтера

3C0...3CF

Адаптер EGA 1

3D0...3DF

Адаптер cga

3F0...3F7

Накопитель на гибком диске (первый)

JF8...3FF

Последовательный порт СОМІ

Табл. 1.3. Распределение адресов устройств ааода/вывода ISA (адреса даны в 16-ричном коде).

байта или 16-разрядного слова (определяется сигналом SA0) пассивен при передаче младшего байта. В режиме MASTEjj источником этого сигнала является устойство, которое захватило магистраль. Тип выходного каскада — три состоя-

Адреса памяти

Назначение ~"

000000...0003FF

Таблица векторов прерываний ~~

000000...09FFFF

Память DOS и пользовательских " программ

0A0000...0AFFFF

Память дисплея EGA или VGA

0B0000...0B7FFF

Память монохромного дисплея MDA

0B8000...0BFFFF

Память дисплея CGA

0C0000...0C3FFF

ПЗУ BIOS для EGA/VGA

0C8000...0DFFFF

ПЗУ устройств ввода/вывода

0E0000...0EFFFF

Резерв ПЗУ BIOS на материнской плате

0F0000...0FFFFF

ПЗУ BIOS на материнской плате

Табл. 1.4. Распределение адресов памяти.

Задатчик (процессор)

Исполнитель (УВВ)

Выполняемый цикл

Размер данных

-SBH

SA0

Размер данных

-CS16

Размер данных

Операция: чтение запись

L->L

L->L

L->H

H->L

L->L

L->L

Н->Н

H->H

L->L

L->L

L->L H->H

L->L H->H

Табл. 1.5. Тип выполняемых операций в зависимости от сигналов -SBHE и SAO при программном обмене (L — младШИ»

байт, Н — старший байт, УВВ — устройство ввода/выаода).

ния- В таблице 1.5 приведены типы выполняемых операций прИ различных значениях сигналов -SBHE и SA0 в случае программного обмена, а в таблице 1.6 — в случае прямого доступа к памяти.

gpO...SD15 — разряды данных. По линиям SD0...SD7 передается младший байт, по линиям SD8...SD15 — старший байт. Обмен данными с 8-разрядными платами расширения осуществляется по линиям SD0...SD7. Устройство может активизировать шину данных, если к нему идет обращение с циклом чтения или если оно захватило магистраль (в режиме MASTER). Логика сигналов положительная. Тип выходных каскадов — три состояния.


⇐ Предыдущая страница| |Следующая страница ⇒