Реклама:

DIMM. Dual Inline Memory Module (модуль памяти с двухрядным расположением выводов).

DDR. Double Data Rate (удвоенная скорость передачи данных).

FPM. Fast Page Mode (быстрый постраничный режим).

SIMM. Single Inline Memory Module (модуль памяти соднорядным расположением выводов). RIMM. Rambus Inline Memory Module (модуль памяти стандарта Rambus).

В следующих разделах все эти типы памяти рассматриваются более подробно.

Память FPM

Чтобы сократить время ожидания, стандартная память DRAM разбивается на страницы. Обычно для доступа к данным в памяти необходимо выбрать строку и столбец адреса, на что затрачивается некоторое время. Разбиение на страницы обеспечивает более быстрый доступ ко всем данным в пределах некоторой строки памяти, т.е. если изменяется не номер строки, а только номер столбца. Такой режим доступа к данным в памяти называется быстрым постраничным режимом (Fast Page Mode), а сама память — памятью FPM. Другие варианты постраничного режима называются Static Column и Nibble Mode.

Схема повышения эффективности памяти довольно проста: память разбивается на страницы длиной от 512 байт до нескольких килобайтов. Электронная схема пролистывания позволяет при обращении к ячейкам памяти в пределах страницы сократить количество состояний ожидания. Если нужная ячейка памяти находится вне текущей страницы, то добавляется одно или больше состояний ожидания, так как система выбирает новую страницу.

Для повышения скорости доступа к памяти были разработаны и другие схемы. Одним из наиболее существенных изменений было внедрение пакетного режима доступа в процессоре 486 и более поздних. В большинстве случаев доступ к памяти является последовательным. Если же установить строку и столбец адреса в пакетном режиме, можно обращаться к следующим трем смежным адресам без дополнительных состояний ожидания. И в этом несомненное преимущество использования данного режима. Однако доступ в пакетном режиме обычно ограничивается четырьмя операциями. Чтобы объяснить это, обратимся к схеме синхронизации по количеству циклов для каждой операции доступа. Схема синхронизации типичного доступа в пакетном режиме для стандартной динамической оперативной памяти вы-

глядит следующим образом: х-у-у-у, где х — время выполнения первой операции доступа (продолжительность цикла плюс время ожидания), а у — число циклов, необходимых для выполнения каждой последующей операции доступа.

Схема синхронизации в пакетном режиме для стандартной DRAM со временем доступа 60 не обычно выглядит так: 5-3-3-3. Это означает, что первая операция доступа длится пять циклов на системной шине с частотой 66 МГц, что приблизительно равно 75 нс (5x15 не; 15 не — длительность одного цикла), в то время как последующие операции длятся по три цикла (3x15 не = 45 не). Без применения пакетной технологии схема синхронизации имела бы вид 5-5-5-5, так как для каждой операции выборки из памяти требовалось бы полное время ожидания. 45-наносекундный цикл при пакетной выборке и 64-разрядной шине данных обеспечивает пропускную способность 177 Мбайт/с (22,2 МГцх8 байт).


⇐ Предыдущая страница| |Следующая страница ⇒